

## PATENT ABSTRACTS OF JAPAN

(11)Publication number: 08321774

(43)Date of publication of application: 03.12.1996

(51)Int.CI.

H03L 7/18 H03L 7/093

(21)Application number: 07126083

(22)Date of filing: 25.05.1995

(71)Applicant:

(72)Inventor:

**FUJITSU LTD** 


WATANABE YASUNOBU

## (54) PHASE SYNCHRONOUS FREQUENCY SYNTHESIZER

#### (57)Abstract:

PURPOSE: To obtain the phase synchronous frequency synthesizer in which a frequency switching time is short with respect to the frequency synthesizer.

CONSTITUTION: In the phase synchronous frequency synthesizer, an oscillating frequency of a voltage controlled oscillator 4 is controlled by a control voltage obtained by applying a phase comparison error signal resulting from phase comparison between an output signal fr of a reference oscillator 1 and a signal fp being a frequency—division of an output signal fout of the voltage controlled oscillator 4 at a phase comparator 3 to a charge pump circuit 8. Then the frequency of the output signal fout is switched by varying a frequency division ratio. In this case, a switch 11 to apply a power supply voltage to the charge pump circuit 8 is provided and the switch 11 is controlled in response to an output timing of a phase comparison error signal in the frequency switching to supply a voltage higher than a usual voltage as a power supply voltage for the charge pump circuit 8 to reduce the frequency switching time.



LD信号 アナロダSW『オブ』 フィース・ ポンプ同時 世紀成任 高電圧 正弘任

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

## 特開平8-321774

(43)公開日 平成8年(1996)12月3日

(51) Int.CL<sup>8</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 3 L 7/18 7/093 HO3L

7/18

Z

7/08

E

審査請求 未請求 請求項の数6 OL (全 9 頁)

(21)出願番号

特顯平7-126083

(22)出顧日

平成7年(1995) 5月25日

(71)出顧人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 渡邊 保信

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 柏谷 昭司 (外1名)

## (54) 【発明の名称】 位相同期式周波数シンセサイザ

### (57)【要約】

【目的】周波数シンセサイザに関し、周波数切り換え時間が短い、位相同期式周波数シンセサイザを提供することを目的とする。

【構成】位相同期式周波数シンセサイザにおいては、基準発振器1の出力信号frと、電圧制御発振器4の出力信号frと、 電圧制御発振器4の出力信号frとを、位相比較器3にって位相比較して得られた位相比較誤差信号を、てって位相比較して得られた位相比較誤差信号を、てっても、のの発生によって、ののといって、ののでは、チャージ・ポンプ回路8には切り換える。この場合に、チャージ・ポンプ回路8にはおける、位相比較誤差信号の出力タイミングに路8の電圧を供給するスイッチ11を制御して、チャージ・ポンプ回路8になイッチ11を制御して、チャージ・ポンプ回路8によける、位相比較誤差信号の出力タイミングに路8の電圧として、通常の電圧よりも高い電圧を供給することによって、周波数切り換え時間を短縮する。

### 本発明の実施例 (1) を示す図

LD信号 SW 高電圧 SW 正電圧 デャージ・ PD ポンプ 回路

**(b)** 

LD信号 アナログSW "オン" アナログSW "オフ" チャージ・ ポンプ回路 電源電圧 正電圧 高電圧 正電圧 20

#### 【特許請求の範囲】

【請求項1】 基準発振器の出力信号と、電圧制御発振 器の出力信号を分周した信号とを、位相比較器によって 位相比較して得られた位相比較誤差信号を、チャージ・ ポンプ回路に加えて得た制御電圧によって、前記電圧制 御発振器の発振周波数を制御するとともに、前記分周比 を変化させることによって前記出力信号の周波数を切り 換える位相同期式周波数シンセサイザにおいて、

前記チャージ・ポンプ回路に電源電圧を供給するスイッ チを設け、周波数切り換え時における前記位相比較誤差 10 信号の出力タイミングに応じて該スイッチを制御して、 前記チャージ・ポンプ回路の電源電圧として、通常の電 圧よりも高い電圧を供給するようにしたことを特徴とす る位相同期式周波数シンセサイザ。

【請求項2】 基準発振器の出力信号と、電圧制御発振 器の出力信号を分周した信号とを、位相比較器によって 位相比較して得られた位相比較誤差信号を、チャージ・ ポンプ回路に加えて得た制御電圧によって、前記電圧制 御発振器の発振周波数を制御するとともに、前記分周比 を変化させることによって前記出力信号の周波数を切り 換える位相同期式周波数シンセサイザにおいて、

前記チャージ・ポンプ回路にグランド電位を供給するス イッチを設け、周波数切り換え時における前記位相比較 誤差信号の出力タイミングに応じて該スイッチを制御し て、前記チャージ・ポンプ回路のグランド電位として、 通常の電位よりも低い電位を供給するようにしたことを 特徴とする位相同期式周波数シンセサイザ。

【請求項3】 基準発振器の出力信号と、電圧制御発振 器の出力信号を分周した信号とを、位相比較器によって 位相比較して得られた位相比較誤差信号を、チャージ・ ポンプ回路に加えて得た制御電圧によって、前記電圧制 御発振器の発振周波数を制御するとともに、前記分周比 を変化させることによって前記出力信号の周波数を切り 換える位相同期式周波数シンセサイザにおいて、

前記チャージ・ポンプ回路に、電源電圧を供給する第1 のスイッチとグランド電位を供給する第2のスイッチと を設け、周波数を高い方に切り換えるときは、周波数切 り換え時における前記位相比較誤差信号の出力タイミン グに応じて該第1のスイッチを制御して、前記チャージ ・ポンプ回路の電源電圧として、通常の電圧よりも高い 電圧を供給し、周波数を低い方に切り換えるときは、周 波数切り換え時における前記位相比較誤差信号の出力タ イミングに応じて該第2のスイッチを制御して、前記チ ャージ・ポンプ回路のグランド電位として、通常の電位 より低い電位を供給するようにしたことを特徴とする位 相同期式周波数シンセサイザ。

【請求項4】 基準発振器の出力信号と、電圧制御発振 器の出力信号を分周した信号とを、位相比較器によって 位相比較して得られた位相比較誤差信号を、チャージ・

御発振器の発振周波数を制御するとともに、前記分周比 を変化させることによって前記出力信号の周波数を切り 換える位相同期式周波数シンセサイザにおいて、

2

前記チャージ・ポンプ回路に電源電圧を供給するDC-D C コンバータ回路を設け、周波数切り換え時における 前記位相比較誤差信号の出力タイミングに応じて該DC -DCコンバータ回路を動作させて、前記チャージ・ポ ンプ回路の電源電圧として、該DC-DCコンバータ回 路の不動作時の電圧より高い電圧を供給するようにした ことを特徴とする位相同期式周波数シンセサイザ。

【請求項5】 基準発振器の出力信号と、電圧制御発振 器の出力信号を分周した信号とを、位相比較器によって 位相比較して得られた位相比較誤差信号を、チャージ・ ポンプ回路に加えて得た制御電圧によって、前記電圧制 御発振器の発振周波数を制御するとともに、前記分周比 を変化させることによって前記出力信号の周波数を切り 換える位相同期式周波数シンセサイザにおいて、

前記チャージ・ポンプ回路にグランド電位を供給するD C-DCコンパータを設け、周波数切り換え時における 前記位相比較誤差信号の出力タイミングに応じて該DC -DCコンパータを動作させて、前記チャージ・ポンプ 回路のグランド電位として、該DC-DCコンバータ回 路の不動作時の電位より低い電位を供給するようにした ことを特徴とする位相同期式周波数シンセサイザ。

【請求項6】 請求項1から5までのうちいずれかに記 載の位相同期式周波数シンセサイザにおいて、前記位相 比較器における位相比較結果の位相誤差パルスをローパ ス特性を有するフィルタで積分し、該積分結果の出力を 振幅一定の信号に変換することによって、前記位相比較 誤差信号を生成することを特徴とする位相同期式周波数 シンセサイザ。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、周波数シンセサイザに 関し、特に周波数切り換え時間が短い、位相同期式周波 数シンセサイザに関するものである。

【0002】周波数シンセサイザは、分周比を変えるこ とによって、基準周波数間隔の、所望周波数の出力信号  $\mathbf{f}_{out}$  を得ることができるものであって、自動車電話、 40 パーソナル無線、コードレス電話等の、可変送受信周波 数の無線機や、電子同調式ラジオ等の電子機器の局部発 振器として広く用いられている。

【0003】電子機器に用いられる周波数シンセサイザ においては、出力周波数の切り換えに要する時間が、な るべく短いことが、要求されている。

#### [0004]

【従来の技術】図8は、従来の周波数シンセサイザの構 成例を示したものであって、パルス・スワロー方式の周 波数シンセサイザを示している。この周波数シンセサイ ポンプ回路に加えて得た制御電圧によって、前記電圧制 50 ザにおいては、基準発振器1の出力信号の周波数 $\mathbf{f}_{\mathrm{ref}}$ 

を、分周器2によって1/Mに分周して得た基準周波数 frの信号を、位相比較器 (PB) 3の一方の入力に加 える。また、高周波帯の電圧制御発振器 (VCO) 4の 出力信号の周波数を、プリスケーラ5で1/Pまたは1 /(P+1)に分周するとともに、分周した信号を可変 分周器 6 で 1 / A に 分周 した 信号で、 1 / P と 1 / (P +1)の分周比を交互に切り換える。

【0005】さらにプリスケーラ5の出力信号を可変分 周器 7 で 1 / N に 分周 した 分周信号  $f_p$  を 、  $\frac{1}{2}$   $\frac{1}{2}$   $\frac{1}{2}$  の 他 方の入力に加えて、基準周波数fr の信号と位相比較す 10 る。位相比較結果のバルス信号は、チャージ・ポンプ回 路(CP)8によって直流電圧に変換され、抵抗とコン デンサとからなる、低域通過特性のループ・フィルタ (LPF) 9によって時間積分されて、積分電圧が出力 される。LPF9の積分電圧出力は、VCO4に制御電 圧として与えられて、その発振周波数を変化させること によって、分周出力 $f_p$ の位相を変化させる。

【0006】このような動作を繰り返して、位相比較器 3の出力する位相誤差がなくなるまで、ループ制御が行 なわれる。このときのVCO4の出力信号fout が、局 20 部発振器の出力となる。制御回路10は、この際、各分 周器6,7の分周比を変化させることによって、周波数 シンセサイザから所望の出力周波数を発生するように制 御を行なう。

#### [0007]

【発明が解決しようとする課題】周波数シンセサイザの 周波数切り換え時間 (ロック・アップ・タイム) は、位 相比較器の位相誤差φ(t)がゼロになるまでに必要な 時間によって定まる。この場合、位相誤差 $\phi$ (t)は振

$$K = (K_{PD} \cdot K_{V}) / N_{T}$$

【0011】固有角周波数ωnは、LPFにラグリード

$$\omega_{n} = (K/(\tau_{1} + \tau_{2}))^{1/2}$$

なお、上式において、 $\tau_1$ ,  $\tau_2$  は、フィルタ中に含まれ るCR回路の時定数である。

$$\omega_n = (K/\tau_1) 1/2$$

なお、上式において、 $\tau_1$  は、フィルタ中に含まれるCR回路の時定数である。

【0013】ループ・ゲインKを大きくするためには、

(2) 式の関係から、 $K_{PD} \cdot K_V$  を大きくするか、また は $N_{ extstyle T}$  を小さくすればよい。しかしながら、実現性を考 えた場合には、 $N_T$  すなわちプログラマブル・デバイダ の分周比は、システム設計で決定しているので、変更す ることは不可能である。また、VCO感度KVを大きく

$$K_{PD} = (PD_H - PD_L) / 4\pi$$

【0015】位相比較器感度KpDを大きくするために は、電源電圧を高くすればよいが、実際のシステムの傾 向としては、乾電池動作のため、低消費電力化を目的と して、電源電圧を低くする方向にあって、電源電圧を高 くすることはできない。また、高電圧で位相比較器を駆

動しながら次第にゼロになる。図9は、PLLのステッ プ応答特性を示したものであって、横軸に $\omega_n$  (t)

4

(wn は固有角周波数, tは周波数切り換え時間) をと ったときの位相誤差ø(t)を示したものである。

【0008】 LPFにアクティブ・フィルタを用いた場 合、周波数がステップ状にΔω変化したときのステップ 応答は、次式によって示される。

【数1】

10 
$$\phi(t) = \frac{\Delta \omega}{\omega_n} \left[ \frac{1}{A} \sin A \omega_n t \right] e^{-B}$$

$$A = \sqrt{1 - \zeta}$$

$$B = -\zeta \omega_n t$$

上式から、ω<sub>1</sub> (固有角周波数)が大きければ、t (周 波数切り換え時間)は短くなる。

【0009】図10は、PLLの特性解析のための基本 プロックを示す図であって、図中、101は位相比較器 (PD)、102はループ・フィルタ (LPF)、10 3は電圧制御発振器(VCO)、104はプログラマブ ル・デバイダである。また、 $\theta_r$ (S) は基準入力信号、  $\theta_0(S)$ は位相出力信号、 $1/N_T$  はプログラマブル・デ パイダ104の分周比、。KPDは位相比較器101の利得 (感度) 定数、K(s) はLPF102の伝達関数、K v は V C O 1 O 3 の 利得 (感度) 定数である。

【0010】図10に示された基本ブロックから、固有 角周波数 $\omega_n$  を大きくするためには、PLLのループ・ ゲインKを大きくする必要がある。ここで、ループ・ゲ インKは、次式によって表される。

・フィルタを用いた場合は、次のようになる。

【0012】また、固有角周波数 $\omega_n$ は、LPFにアク ティブ・フィルタを用いた場合は、次のようになる。

することは、全体のS/N,C/N(雑音)に関係して くるため、困難である。また、 K v を大きくすることが 可能だとしても、VCOの新規開発には膨大な費用がか かるので、好ましくない。

【0014】一方、位相比較器感度KPDは、位相比較器 の出力におけるハイ (H) レベルを $PD_H$  , D- (L) レベルをPD」とすると、次式によって表される。

波を減衰させるフィルタが必要となって、ループ特性 (周波数切り換え時間) に悪影響を生じる。

【0016】そこで、周波数シンセサイザの高速化手段 として、ループ・ゲインとは無関係にPLLの動作を強 制的に変えるように、D/Aコンバータを使用して、V 動すると、不要波(スプリアス)が増加するため、不要 50 COのコントロール電圧に一定電圧を供給する方法が多

く用いられていた。この方法では、PLLの動作に不都 合を生じるため、供給する一定電圧の精度を上げたり、 またはA/Dコンバータを用いてフィード・バックし て、電圧を監視する方法が考えられていた。そのため、 装置が複雑化し、設備が大きくなって小型化が難しいと されていた。

【0017】本発明は、このような従来技術の課題を解 決しようとするものであって、位相同期式周波数シンセ サイザにおいて、周波数切り換え時のみ位相比較器感度 Kppを大きくすることによって、小規模かつ小型の回路 で、周波数切り換え動作の高速化を実現可能にすること を目的としている。

#### [0018]

#### 【課題を解決するための手段】

(1) 基準発振器1の出力信号 fr と、電圧制御発振器4 の出力信号  $\mathbf{f}_{out}$  を分周した信号  $\mathbf{f}_{p}$  とを、位相比較器 3によって位相比較して得られた位相比較誤差信号を、 チャージ・ポンプ回路8に加えて得た制御電圧によっ て、電圧制御発振器4の発振周波数を制御するととも に、分周比を変化させることによって出力信号fout の 周波数を切り換える位相同期式周波数シンセサイザにお いて、チャージ・ポンプ回路8に電源電圧を供給するス イッチ11を設け、周波数切り換え時における、位相比 較誤差信号の出力タイミングに応じてスイッチ11を制 御して、チャージ・ポンプ回路8の電源電圧として、通 常の電圧よりも高い電圧を供給する。

【0019】(2) 基準発振器1の出力信号frと、電圧

制御発振器4の出力信号fout を分周した信号fp と

を、位相比較器3によって位相比較して得られた位相比 御電圧によって、電圧制御発振器4の発振周波数を制御 するとともに、分周比を変化させることによって出力信 号fout の周波数を切り換える位相同期式周波数シンセ サイザにおいて、チャージ・ポンプ回路8にグランド電 位を供給するスイッチ12を設け、周波数切り換え時に おける、位相比較誤差信号の出力タイミングに応じてス イッチ12を制御して、チャージ・ポンプ回路8のグラ ンド電位として、通常の電位より低い電圧を供給する。 【0020】(3) 基準発振器1の出力信号frと、電圧 制御発振器4の出力信号fout を分周した信号fp と を、位相比較器3によって位相比較して得られた位相比 較誤差信号を、チャージ・ポンプ回路8に加えて得た制 御電圧によって、電圧制御発振器4の発振周波数を制御 するとともに、分周比を変化させることによって出力信 号fout の周波数を切り換える位相同期式周波数シンセ サイザにおいて、チャージ・ポンプ回路8に、電源電圧 を供給する第1のスイッチ11とグランド電位を供給す る第2のスイッチ12とを設け、周波数を高い方に切り 換えるときは、周波数切り換え時における位相比較誤差

御して、チャージ・ポンプ回路8の電源電圧として、通 常の電圧よりも高い電圧を供給し、周波数を低い方に切 り換えるときは、周波数切り換え時における位相比較誤 差信号の出力タイミングに応じて第2のスイッチ12を 制御して、チャージ・ポンプ回路8のグランド電位とし て、通常の電位より低い電圧を供給する。

【0021】(4) 基準発振器1の出力信号1 。と、電圧 制御発振器4の出力信号fout を分周した信号foと を、位相比較器3によって位相比較して得られた位相比 10 較誤差信号を、チャージ・ポンプ回路8に加えて得た制 御電圧によって、電圧制御発振器4の発振周波数を制御 するとともに、分周比を変化させることによって出力信 号fout の周波数を切り換える位相同期式周波数シンセ サイザにおいて、チャージ・ポンプ回路8に電源電圧を 供給するDC-DCコンパータ回路15を設け、周波数 切り換え時における位相比較誤差信号の出力タイミング に応じてDC-DCコンバータ回路15を動作させて、 チャージ・ポンプ回路8の電源電圧として、DC-DC コンパータ回路15の不動作時の電圧より高い電圧を供 20 給する。

【0022】(5) 基準発振器1の出力信号 frと、電圧 制御発振器4の出力信号fout を分周した信号fp と を、位相比較器3によって位相比較して得られた位相比 較誤差信号を、チャージ・ポンプ回路8に加えて得た制 御電圧によって、電圧制御発振器4の発振周波数を制御 するとともに、分周比を変化させることによって出力信 号fout の周波数を切り換える位相同期式周波数シンセ サイザにおいて、チャージ・ポンプ回路8にグランド電 位を供給するDC-DCコンバータ24を設け、周波数 較誤差信号を、チャージ・ポンプ回路 8 に加えて得た制 30 切り換え時における位相比較誤差信号の出力タイミング に応じてDC-DCコンパータ24を動作させて、チャ ージ・ポンプ回路8のグランド電位として、DC-DC コンバータ回路24の不動作時の電位より低い電位を供 給する。

> 【0023】(6)(1)から(5)までのうちいずれかの場 合に、位相比較器3における位相比較結果の位相誤差パ ルスをローパス特性を有するフィルタで積分し、この積 分結果の出力を振幅一定の信号に変換することによっ て、位相比較誤差信号を生成する。

#### 40 [0024]

【作用】位相同期式周波数シンセサイザにおいては、周 波数切り換え時に、位相比較器出力信号を直流電圧に変 換するチャージ・ポンプ回路の電源電圧を上げるか、ま たはグランド電圧を負電位にすることによって、一時的 に位相比較器感度KPDが大きくなるので、周波数シンセ サイザの出力周波数切り換え時間を短縮することができ

【0025】この際の電源電圧の可変方法としては、外 部から一時的に電源電圧を供給し、位相比較誤差信号を 信号の出力タイミングに応じて第1のスイッチ11を制 *50* 基に、アナログスイッチ等によって電圧を切り換える方

法をとることができる。

【0026】または、DC-DCコンパータ等を用い、 位相比較誤差信号を用いてクロック信号のオン/オフ制 御を行なって、電源電圧を昇圧し、または負電圧を内部 で発生させることによって、チャージ・ポンプ回路の電 源電圧を制御する方法をとることもできる。

#### [0027]

【実施例】図1は、本発明の実施例(1) を示したもので あって、チャージ・ポンプ回路の電源電圧を高電圧に変 化させる場合の実施例を示している。図8の場合と同じ ものを同じ番号で示し、11はアナログスイッチ回路等 からなるスイッチ (SW) である。図中、(a) は回路構 成例を示し、(b) は各部電圧を示すタイムチャートであ

【0028】チャージ・ポンプ8は、常時は、電源供給 側に挿入されたスイッチ11を経て、通常の電源電圧

(正電圧)を供給されている。位相比較器3は、基準周 波数  $\mathbf{f}_{\,\mathbf{r}}\,$  の信号と、分周信号  $\mathbf{f}_{\,\mathbf{p}}\,$  とを加えられることに よって、周波数切り換え時に、位相比較誤差信号(LD 信号)がハイ(H)レベルになるが、スイッチ11は、 LD信号のHレベルに応じて、チャージ・ポンプ回路8 の電源電圧を、高電圧に切り換える。ここで、位相比較 誤差信号(LD信号)は、位相比較結果の位相誤差パル スの発生期間に対応して、位相比較器3から出力される 振幅一定の信号である。

【0029】これによって、PLL全体としては、通常 時と変わらない動作を繰り返しているが、チャージ・ポ ンプ回路8の電源電圧が上がるので、位相比較器感度が 上がって、迅速に、位相比較誤差が小さくなり、または ゼロに近づいて、LD信号がロー(L)レベルに切り換 30 いるが、周波数切り替え時には、LD信号のHレベルに えられる。LD信号がLレベルになったとき、スイッチ 11は再び正電圧側に切り換えられて、チャージ・ポン プ回路8は通常の動作状態に戻る。

【0030】図1に示された実施例によれば、閉ループ 状態のままで、位相比較感度を向上させることによっ て、周波数シンセサイザの出力周波数切り換え時間を短

 $K_{PD} = (+5 - (-5)) / 4\pi$ 

となって、位相比較器感度KPDが大きくなるので、実施 例(1) の場合と同様に、周波数シンセサイザの出力周波 数切り換え時間を短縮することができる。

【0036】図4は、本発明の実施例(4) を示したもの であって、チャージ・ポンプ回路の電源電圧として高電 圧と負電圧とを使用する場合の実施例を示し、図1およ び図3の場合と同じものを同じ番号で示している。図 中、(a) は回路構成例を示し、(b) は各部電圧を示すタ イムチャートである。

【0037】図4に示された実施例では、チャージ・ポ ンプ回路8の電源電圧として、スイッチ11を経て正電 圧と高電圧とを切り替えて供給し、チャージ・ポンプ回

縮して、高速動作を行なうので、PLLのループ動作上 からは不都合がなく、スムーズに動作を行なうことがで きる。さらに、チャージ・ポンプ回路は、周波数切り換 え時には高電圧で動作するが、通常時 (PLLロック状 態)には、正電圧駆動されているので、不要波を発生す る恐れはない。

【0031】図2は、本発明の実施例(2) を示したもの であって、位相誤差パルスから位相比較誤差信号(LD 信号)を生成する回路の実施例を示している。図中にお 10 いて、(a) は回路構成例を示し、(b) は各部電圧を示す タイムチャートである。

【0032】図2において、抵抗R1、コンデンサC 1, C2、ダイオードD1からなる回路は、ローパス・ フィルタを構成し、位相誤差パルスを積分した信号を出 力する。インバータ回路I1は、この積分出力信号を一 定レベルのLD信号に変換して出力する。なおインバー 夕回路の代わりに、ゲート回路を使用してもよい。イン パータ回路を使用する場合は、実施例(1) の場合とタイ ミング関係が逆になるので、インパータ回路I1の後段 20 にさらにインパータ回路を挿入する。

【0033】図3は、本発明の実施例(3)を示したもの であって、チャージ・ポンプ回路のグランド電位として 負電圧を使用する場合の実施例を示している。図8の場 合と同じものを同じ番号で示し、12はアナログスイッ チ回路等からなるスイッチ (SW) である。

【0034】位相比較器3とチャージ・ポンプ回路8の 動作は、実施例(1) の場合と同様である。スイッチ12 は、通常時、LD信号のLレベルに応じて、チャージ・ ポンプ回路8のグランド電位としてゼロ電位を接続して 応じて、チャージ・ポンプ回路8のグランド電位を、負 電圧に切り換える。

【0035】位相比較器感度KPDは、前述のように (5) 式によって示される。(5) 式において、PE は、グランド電位がゼロの場合は、通常、0V~0.2 Vと考えられるが、グランド電位を-5 Vにすれば、

位と負電圧とを切り替えて供給するようになっている。 【0038】図5は、チャージ・ポンプ回路の構成例を 40 示したものであって、A, Bはそれぞれスイッチを示し ている。周波数を高い方に切り換えるときは、位相比較 器からの出力に応じてAスイッチのオン状態が長くな り、LPFの積分電圧を上昇させるように動作する。逆 に、周波数を低い方に切り換えるときは、位相比較器か らの出力に応じてBスイッチのオン状態が長くなり、L PFの積分電圧を降下させるように動作する。

【0039】図4の回路において、周波数を高い方に切 り換える場合には、切り換え信号がHレベルとなって、 LD信号に応じてアンド回路13から 信号が発生し 路8のグランド電位として、スイッチ12を経てゼロ電 50 て、スイッチ11がオンとなり、高電圧がチャージ・ポ

· ...

. 10

ンプ回路 8 に供給されて、LPFの積分電圧をより速く 上昇させることができるようになる。この状態では、ス イッチ 1 2 はオフとなる。

【0040】一方、周波数を低い方に切り換える場合には、切り換え信号がLレベルとなって、LD信号に応じてアンド回路14から 信号が発生して、スイッチ12がオンとなり、負電圧がチャージ・ポンプ回路8に供給されて、LPFの積分電圧をより速く降下させることができるようになる。この状態では、スイッチ11はオフとなる。

【0041】PLLの高速動作が終了して、LD信号が Lレベルになると、スイッチ11,12はそれぞれ正電 圧側とグランド電位側に切り換えられて、通常の動作を 開始する。

【0042】図6は、本発明の実施例(5)を示したものであって、DC-DCコンバータ回路を用いてチャージ・ポンプ回路に正電圧と高電圧とを供給する場合の実施例を示している。図8の場合と同じものを同じ番号で示し、15はチャージ・ポンプ回路に電源を供給するDC-DCコンバータ回路である。

【0043】DC-DCコンパータ回路15において、16はクロック発生回路であって、一定周波数のクロックを発生する。周波数切り換え時には、位相比較器3からのLD信号がHレベルになるので、アンド回路17を経てクロック信号の供給が開始され、インパータ18を経て、コンデンサ22の一端を、クロックに応じて+5Vとゼロ電位とに交互に制御することによって、ダイオード20,21とコンデンサ22,23からなる回路を経て、インパータ出力と+5Vを加算した電圧(+10V)が出力されて、チャージ・ポンプ回路8に電源電圧30として供給される。位相誤差が小さくなった状態で、LD信号がLレベルになると、クロックの供給が停止されて、チャージ・ポンプ回路8の電源電圧は+5Vに戻る。

【0044】図6の回路によれば、周波数切り換え時には、LD信号がHレベルとなるので、チャージ・ポンプ回路に高電圧が供給されて、高速動作が行なわれる。位相誤差が小さくなった状態では、LD信号がLレベルとなるので、チャージ・ポンプ回路に正電圧が供給されて、通常のPLL動作が行なわれる。インバータ18は、出力容量を増大するために、2個並列にしてもよい。

【0045】図7は、本発明の実施例(6)を示したものであって、DC-DCコンパータを用いてチャージ・ポンプ回路に負電圧を供給する場合の実施例を示している。図8の場合と同じものを同じ番号で示し、24はチャージ・ポンプ回路にグランド電位を供給するDC-DCコンパータ回路である。

【0046】図7の回路においては、周波数切り換え時 回路構成6には、L D信号がHレベルになるので、アンド回路17 50 トである。

を経てクロック信号の供給が開始され、インバータ18を経て、コンデンサ22の一端を、クロックに応じて+5Vとゼロ電位とに交互に制御することによって、ダイオード20,21とコンデンサ22,23からなる回路を経て、インバータ出力の極性を反転した電圧(-5V)が出力されて、チャージ・ポンプ回路8にグランド電位として供給される。位相誤差が小さくなった状態で、LD信号がLレベルになると、クロックの供給が停止されて、チャージ・ポンプ回路8のグランド電位はゼロ電位に戻る。

【0047】この場合も、実施例(5)の場合と同様に、 PLLの周波数切り換えの高速化を実現することができるとともに、位相誤差が小さくなった状態では、通常の PLL動作を行なうことができる。

【0048】実施例(5)または(6)の構成では、CMOSインバータを使用してDC-DCコンバータを形成することによって、外部から高電圧を供給する必要がなく、通常の電圧のみで高電圧または負電圧を発生することができるので、回路規模を小さくすることができ、小20型化に有効である。

### [0049]

【発明の効果】以上説明したように本発明によれば、位相同期式周波数シンセサイザにおいて、周波数切り換え時に、一時的に、チャージ・ポンプ回路の電源電圧を昇圧し、またはグランド電位を負電圧とすることによって、短時間、位相比較器感度KPDを大きくするようにしたので、周波数切り換え時間を短縮することができるとともに、PLLロック時の位相誤差が大きくなって、S/N,C/Nの劣化を招く恐れがない。

「【0050】この際、高電圧または負電圧を発生するために、CMOSインパータを用いてDC-DCコンパータを構成した場合には、通常の電源電圧のみを使用して、高電圧または負電圧を発生することができるので、回路を小型化することができる。

【0051】本発明の構成の実現に際しては、D/Aコンパータ等を使用しないので、回路構成が大規模化することがなく、消費電力が増加することがないので、位相同期式周波数シンセサイザを用いた機器の低消費電力化に有効である。

## 40 【図面の簡単な説明】

【図1】本発明の実施例(1)を示す図であって、(a)は 回路構成例を示し、(b)は各部電圧を示すタイムチャートである。

【図2】本発明の実施例(2)を示す図であって、(a)は回路構成例を示し、(b)は各部電圧を示すタイムチャートである。

【図3】本発明の実施例(3)を示す図である。

【図4】本発明の実施例(4)を示す図であって、(a)は 回路構成例を示し、(b)は各部電圧を示すタイムチャートである。

10

11

【図 5 】 チャージ・ポンプ回路の構成例を示す図である。

【図6】本発明の実施例(5)を示す図である。

【図7】本発明の実施例(6)を示す図である。

【図8】従来の周波数シンセサイザの構成例を示す図である。

【図9】PLLのステップ応答特性を例示する図である。

【図10】PLLの特性解析のための基本プロックを示す図である。

【図1】

## 本発明の実施例(1)を示す図


(a)

ID信号 SW 高電圧

ID信号 SW 正電圧

Fャージ・ボンブ 回路

(b)



【符号の説明】


- 1 基準発振器
- 3 位相比較器
- 4 電圧制御発振器
- 8 チャージ・ポンプ回路
- 11 スイッチ
- 12 スイッチ
- 15 DC-DCコンパータ回路
- 24 DC-DCコンパータ回路

【図2】


#### 本発明の実施例(2)を示す図

12

(a)




(b)




[図3]


#### 本発明の実施例(3)を示す図



【図4】


## 本発明の実施例(4)を示す図。






【図9】

## PLLのステップ応答特性を例示する図




## 【図5】

## チャージ・ポンプ回路の構成例を示す図




【図6】

## 本発明の実施例 (5)を示す図




【図7】

## 本発明の実施例(6)を示す図



【図10】

## PLLの特性解析のための基本プロックを示す図



【図8】

## 従来の周波数シンセサイザの構成例を示す図

